Nuevo “transistor 3D” alcanza 50 GHz
En colaboración con el Instituto de Microelectrónica de Singapur el dispositivo “Surrounding Gate Transistor” organiza los componentes en una estructura horizontal en “3-d” en vez de usar el diseño vertical utilizado en la actualidad.
Esta estructura aparentemente reduce la distancia a recorrer por los electrones, genera menos calor y cuesta menos de producir.
El trabajo de diseño está dirigido por el CTO de Unisantis Fujio Masuoka, uno de los “inventores” de la memoria flash, al que se unen 30 ingenieros y académicos.
“El SGT permite mejorar el tamaño del transistor y la velocidad de procesamiento de los chips de nueva generación, necesarios para satisfacer la potencia exigida por los productos informáticos y redes de creciente complejidad”, explicó Masuoka.
vINQulos
channelregister
